时频同步装备研发测试系统 澄清公告

（略）澄清公告
答疑澄清
答疑澄清时间：2024年09月25日00:00答疑澄清与修改的主要内容：标段名称：（略）
（略）交换机主要指标第b)条，改为“支持802.1Qch”，原来为QCH；
（略）交换机主要指标第c)条,改为“支持802.1AS-2020全局时间同步”，原来为“支持全局时间同步”；
（略）终端主要指标第b)条，改为“支持802.1Qch”，原来为QCH；
（略）终端主要指标第c)条,改为“支持802.1AS-2020全局时间同步”，原来为“支持全局时间同步”；
（略）终端主要指标第e)条,改为“支持的发送、接收时间精准控制不超过50us，延时抖动越小者优先”，原来为“支持的发送时间精准控制不超过50us”；
（略）终端主要指标第g)条,去掉提供源码者优先；
（略）测试仪主要指标第b)条,改为“支持802.1AS-2020时间同步,精度优于200ns”，原来为“支持时间同步精度优于200ns”；
9.增加（略）测试仪主要指标第d)条，“支持802.1Qch、802.1Qbv、802.1CB等TSN规范，对其他TSN标准的测试支持越多者优先”；
10.修改（略）精密时间分析仪主要指标b),增加“支持NTP压力及安全性测试优先”；
11.修改2.3接口要求第一行，“（略）开发套件提供FPGA原理图、IP及SDK”，原来为“（略）开发套件提供源码”；
12.4交付物第（3）条改为“FPGA原理图、IP及SDK”，具体描述为“（略）开发套件1套，包含FPGA原理图、IP及SDK”，原来为源码。
投标文件递交的截止时间：2024年10月10日上午9：00，地点：（略）
【关闭】【打印】